Praktisch low power CPLD -ontwerp
Elke ingenieur die betrokken is bij draagbare of handheld -producten weet dat het minimaliseren van stroomverbruik een absolute vereiste is voor de ontwerpen van vandaag. Maar alleen de veteranen begrijpen de subtiele maar belangrijke details die de batterijduur van een systemen tot het maximum kunnen strekken.
In deze white paper roostice richt halfgeleider zich op hoe die doorgewinterde experts ultra-lage-kracht complexe programmeerbare logische apparaten (CPLD's) gebruiken om elke laatste microwatt uit de I/O-subsystemen van hun ingebedde ontwerpen te wringen.
Download voor meer informatie.
Lees verder
Door dit formulier in te dienen gaat u hiermee akkoord Lattice Semiconductor Corporation contact met u opnemen marketinggerelateerde e-mails of telefonisch. U kunt zich op elk moment afmelden. Lattice Semiconductor Corporation websites en communicatie is onderworpen aan hun privacyverklaring.
Door deze bron aan te vragen gaat u akkoord met onze gebruiksvoorwaarden. Alle gegevens zijn beschermd door onzePrivacyverklaring. Als u nog vragen heeft, kunt u mailen dataprotection@techpublishhub.com
Gerelateerde categorieën:Batterij, Componenten, Displays, Industrieel, Ingebed, Relais, Schakelaars, Stroom, Verwerkers, Weerstanden
Meer bronnen van Lattice Semiconductor Corporation
Vooraf getest systeem-op-chip ontwerp versnel...
Veel gematigde programmeerbare Logic Device (PLD) -ontwerpen, met name die in het besturingsvlaktoepassingen, bestaan ​​uit een aantal interfac...
Het oplossen van de interface-uitdagingen van...
Ontwerpers implementeren een breed scala aan interface overbruggende oplossingen waarmee ze gegevens over protocollen kunnen overbrengen en in het ...
High-speed DDR3-geheugencontrollers implement...
Het implementeren van een hoge snelheid, zeer efficiënte DDR3-geheugencontroller in een FPGA is een formidabele taak. Tot voor kort ondersteunden ...
