High-speed DDR3-geheugencontrollers implementeren in een mid-range FPGA
Het implementeren van een hoge snelheid, zeer efficiënte DDR3-geheugencontroller in een FPGA is een formidabele taak. Tot voor kort ondersteunden slechts enkele high-end (lees: dure) FPGA's de bouwstenen die nodig zijn om betrouwbaar te interface met hoge snelheid DDR3-geheugenapparaten. Er wordt echter een nieuwe generatie mid-range FPGA's ontwikkeld.
Deze whitepaper onderzoekt de ontwerpuitdagingen, en hoe een bepaalde FPGA -familie, de LatticeECP3, het ontwerp van het DDR3 -geheugencontroller kan vergemakkelijken.
Download deze whitepaper voor meer informatie.
Lees verder
Door dit formulier in te dienen gaat u hiermee akkoord Lattice Semiconductor Corporation contact met u opnemen marketinggerelateerde e-mails of telefonisch. U kunt zich op elk moment afmelden. Lattice Semiconductor Corporation websites en communicatie is onderworpen aan hun privacyverklaring.
Door deze bron aan te vragen gaat u akkoord met onze gebruiksvoorwaarden. Alle gegevens zijn beschermd door onzePrivacyverklaring. Als u nog vragen heeft, kunt u mailen dataprotection@techpublishhub.com
Gerelateerde categorieën:Componenten, Stroom
Meer bronnen van Lattice Semiconductor Corporation
Flash -corruptie: software -bug of voedingssp...
Flash -geheugen wordt vaak gebruikt om firmware op te slaan in ingebedde systemen. Af en toe wordt de firmware die in sommige systemen is opgeslage...
Stroomoverwegingen in FPGA -ontwerp
Power is altijd een ontwerpoverweging geweest. Traditioneel is echter een lagere prioriteit toegewezen aan kracht dan aan de meeste andere variabel...
Video -display interfaces implementeren met M...
Lattice Semiconductor heeft een display -interface ontwikkeld in de Machxo2 PLD -familie. Omdat deze interface nu wordt ondersteund in Machxo2 -app...
