High-speed DDR3-geheugencontrollers implementeren in een mid-range FPGA
Het implementeren van een hoge snelheid, zeer efficiënte DDR3-geheugencontroller in een FPGA is een formidabele taak. Tot voor kort ondersteunden slechts enkele high-end (lees: dure) FPGA's de bouwstenen die nodig zijn om betrouwbaar te interface met hoge snelheid DDR3-geheugenapparaten. Er wordt echter een nieuwe generatie mid-range FPGA's ontwikkeld.
Deze whitepaper onderzoekt de ontwerpuitdagingen, en hoe een bepaalde FPGA -familie, de LatticeECP3, het ontwerp van het DDR3 -geheugencontroller kan vergemakkelijken.
Download deze whitepaper voor meer informatie.
Lees verder
Door dit formulier in te dienen gaat u hiermee akkoord Lattice Semiconductor Corporation contact met u opnemen marketinggerelateerde e-mails of telefonisch. U kunt zich op elk moment afmelden. Lattice Semiconductor Corporation websites en communicatie is onderworpen aan hun privacyverklaring.
Door deze bron aan te vragen gaat u akkoord met onze gebruiksvoorwaarden. Alle gegevens zijn beschermd door onzePrivacyverklaring. Als u nog vragen heeft, kunt u mailen dataprotection@techpublishhub.com
Gerelateerde categorieën:Componenten, Stroom
Meer bronnen van Lattice Semiconductor Corporation
HDMI® Enhanced Audio Return Channel (EARC) t...
HDMI versie 2.1 is de meest substantiële upgrade van de specificatie. Video -leveringssnelheid stijgt met 300%en een compressiefunctie kan deze 30...
Implementatie van PCI Express Bridging Soluti...
Net als zijn voorganger, de perifere component interconnect (PCI), wordt PCI Express een alomtegenwoordige systeeminterface. In tegenstelling tot P...
Stroomoverwegingen in FPGA -ontwerp
Power is altijd een ontwerpoverweging geweest. Traditioneel is echter een lagere prioriteit toegewezen aan kracht dan aan de meeste andere variabel...
